Nome da Disciplina
ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES I
CÓDIGO
1110018
Carga Horária
68 horas
Atividade Complementar
Não
Periodicidade
Semestral
Modalidade
CRÉDITOS
4
CARGA HORÁRIA TEÓRICA
2
CARGA HORÁRIA PRÁTICA
2
CARGA HORÁRIA OBRIGATÓRIA
4
FREQUÊNCIA APROVAÇÃO
75%

Ementa

A Interface Hardware/Software. Linguagem de máquina e linguagem mnemônicas. Conjunto de instruções e modos de endereçamento. Organização de processadores: bloco operativo e bloco de controle. Medidas de Desempenho. Organização de pipelines. Máquinas RISC e CISC.

Objetivos

Objetivo Geral:

Esta disciplina tem como objetivo explorar a interface existente entre a organização do computador e a arquitetura do conjunto de instruções. Assim, são estudados os impactos que a organização de um computador causa na sua arquitetura e vice-versa. Ao final da disciplina espera-se que o aluno tenha adquirido sólidos conhecimentos tanto de organização quanto de arquitetura de computadores,
estando apto a cursar disciplinas avançadas da área.

Conteúdo Programático

1. Introdução à arquitetura e organização de computadores: projeto da organização e da arquitetura de um computador hipotético.
Registradores, unidades funcionais, rede de interconexão, unidade de controle, formato de instruções, conjunto de instruções,
modos de endereçamento.
2. Programação em linguagem simbólica: relação entre organização, arquitetura e programação. Subrotinas e pilhas. Exercícios
de programação em linguagem simbólica.
3. Máquinas RISC e CISC: principais características, exemplo de arquitetura RISC: o MIPS reduzido.
4. Organização do MIPS reduzido versão monociclo: componentes do bloco operativo e sua interconexão, esquema de temporização
(relógio) e projeto do bloco de controle.
5. Organização do MIPS reduzido versão multiciclo: componentes do bloco operativo e sua interconexão, esquema de temporização
(relógio) e projeto do bloco de controle. Comparação entre a versão multiciclo e a versão monociclo.
6. Organização do MIPS reduzido versão pipeline: introdução ao projeto com pipeline. Conflitos: tipos, exemplos e soluções. Bloco
operativo pipeline. Capacidade de forwarding e mecanismos de previsão de desvios. Comparação entre a versão pipeline, a
versão multiciclo e a versão monociclo.
7. Medidas de desempenho: definição de desempenho e principais métricas.

Bibliografia

Bibliografia Básica:

  • PATTERSON, David A., HENESSY, John L. Organização e Projeto de Computadores: a interface hardware/software. 2a.ed. Rio de Janeiro: LTC, 2000.
  • WEBER, Raul Fernando. Fundamentos de Arquiteturas de Computadores. Porto Alegre: SAGRA-LUZZATTO, 2001. 2a Ed.
  • STALLINGS, William. Arquitetura e Organização de Computadores. 5a.ed. São Paulo: Prentice-Hall, 2002.

Bibliografia Complementar:

  • MURDOCCA, Miles J., HEURING, Vicent P. Introdução à Arquitetura de Computadores. Rio de Janeiro: Campus, 2001.
  • CARPINELLI, John D. Computer Systems Organization & Architecture. Boston: Addison Wesley, 2001.
  • WILKINSON, Barry. Computer Architecture: Design and Performance. Hemel Hempstead, Hertfordshire: Prentice-Hall, 1996. 2nd edition. 463p.
  • ORTEGA, Julio, ANQUITA, Mancia, PRIETO, Alberto. Arquitectura de Computadores. Madrid: Thomson, 2005.
  • HEURING, Vincent P., JORDAN, Harry F., MURDOCCA, Miles J. Computer Systems Design and Architecture. 2 Ed. Upper Saddle River: Pearson, 2004.

Turmas Ofertadas

Turma Período Vagas Matriculados Curso / Horários Professores
M1 2018 / 1 25 25 Ciência da Computação (Bacharelado)
QUA (15:10-16:00) QUA (16:00-16:50) SEX (08:00-08:50) SEX (08:50-09:40)
MANHÃ
HORASEGTERQUAQUISEXSAB
08:00X
08:50X
10:00
10:50
11:40
TARDE
HORASEGTERQUAQUISEXSAB
13:30
14:20
15:10X
16:00X
17:10
18:00
LUCIANO VOLCAN AGOSTINI
Professor responsável pela turma

M2 2018 / 1 25 25 Ciência da Computação (Bacharelado)
Engenharia de Computação (Bacharelado)
QUA (15:10-16:00) QUA (16:00-16:50) SEX (10:00-10:50) SEX (10:50-11:40)
MANHÃ
HORASEGTERQUAQUISEXSAB
08:00
08:50
10:00X
10:50X
11:40
TARDE
HORASEGTERQUAQUISEXSAB
13:30
14:20
15:10X
16:00X
17:10
18:00
LUCIANO VOLCAN AGOSTINI
Professor responsável pela turma

Página dinâmica gerada em 0.130183s.