Portal InstitucionalUFPEL

10/01/2008 - 01/08/2013

Este projeto pretende investigar soluções em hardware para a compressão escalável de vídeos, seguindo o padrão H.264. O foco da investigação proposta neste projeto estará nos módulos das transformadas diretas e inversas, da quantização direta e inversa, da compensação de movimento com filtragem temporal, do filtro redutor de blocagem, da decimação 2-D, da interpolação 2-D e da estimação de movimento. Para avaliar a complexidade destes módulos do compressor, serão desenvolvidos modelos em software, de onde serão extraídas informações importantes para a definição e projeto do hardware que se seguirá. Após a avaliação em software, serão projetadas arquiteturas para os módulos. Estas arquiteturas serão descritas em VHDL, sintetizadas para FPGAs Xilinx, validadas e prototipadas. Como resultados esperados da execução deste projeto, além dos protótipos funcionais dos módulos anteriormente referenciados, espera-se a geração de dez artigos para eventos internacionais ou nacionais e dois artigos para periódicos. Como resultado mais amplo, pretende-se, com este projeto, estreitar os laços de cooperação entre os pesquisadores da UFPel, da FURG e do CEFET-RS, permitindo a geração de um pólo de desenvolvimento tecnológico em microeletrônica e TV digital nesta região do Rio Grande do Sul.