Nome do Projeto
Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas
Ênfase
PESQUISA
Data inicial - Data final
02/10/2008 - 04/04/2014
Unidade de Origem
Área CNPq
Ciências Exatas e da Terra - Ciência da Computação - Hardware
Resumo
O presente projeto abrange a investigação e o desenvolvimento de métodos de síntese lógica baseados em técnicas automatizadas para a geração de redes de transistores em diversos estilos lógicos. Estas redes serão utilizadas para alimentar o fluxo de ferramentas de mapeamento tecnológico visando à obtenção de circuitos digitais combinacionais eficientes em relação à área, ao atraso e ao consumo de potência.

Objetivo Geral

Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.

Equipe do Projeto

NomeCH SemanalData inicialData final
8
8
8
GUSTAVO HENRIQUE SMANIOTTO1201/03/201431/07/2014
PATRICK BÜRKE GARCIA1201/08/201331/07/2014
RAFAEL SILVEIRA1201/08/201331/07/2014
REGIS ZANANDREA1201/03/201431/07/2014
RENATO SOUZA DE SOUZA1201/08/201228/02/2014
STÈPHANO MACHADO MOREIRA GONÇALVES1201/08/201328/02/2014
TAMARA MENEGHETTI DA CRUZ1201/08/201231/07/2013

Fontes Financiadoras

Sigla / NomeValorAdministrador
CAPESR$ 0,00

Página gerada em 14/12/2018 12:58:20 (consulta levou 0.086327s)