Nome do Projeto
Otimização de Portas Lógicas ao Nível de Transistores para Geração de Bibliotecas de Células Rápidas
Ênfase
PESQUISA
Data inicial - Data final
02/10/2008 - 04/04/2014
Unidade de Origem
Coordenador Atual
Área CNPq
Ciências Exatas e da Terra - Ciência da Computação - Hardware
Resumo
O presente projeto abrange a investigação e o desenvolvimento de métodos de síntese lógica baseados em técnicas automatizadas para a geração de redes de transistores em diversos estilos lógicos. Estas redes serão utilizadas para alimentar o fluxo de ferramentas de mapeamento tecnológico visando à obtenção de circuitos digitais combinacionais eficientes em relação à área, ao atraso e ao consumo de potência.
Objetivo Geral
Identificar e estudar técnicas estado-da-arte para geração de redes de transistores; Implementar a geração automatizada de redes de transistores para a obtenção de circuitos digitais combinacionais eficientes; Avaliar o comportamento elétrico e o desempenho das redes automaticamente geradas; Comparar diferentes implementações lógicas no intuito de definir e apontar quais estilos lógicos são mais adequados para serem utilizados no fluxo automatizado de geração de circuitos digitais combinacionais.
Equipe do Projeto
Nome | CH Semanal | Data inicial | Data final |
---|---|---|---|
8 | |||
8 | |||
8 | |||
GUSTAVO HENRIQUE SMANIOTTO | 12 | 01/03/2014 | 31/07/2014 |
PATRICK BÜRKE GARCIA | 12 | 01/08/2013 | 31/07/2014 |
RAFAEL SILVEIRA | 12 | 01/08/2013 | 31/07/2014 |
REGIS ZANANDREA | 12 | 01/03/2014 | 31/07/2014 |
RENATO SOUZA DE SOUZA | 12 | 01/08/2012 | 28/02/2014 |
STÈPHANO MACHADO MOREIRA GONÇALVES | 12 | 01/08/2013 | 28/02/2014 |
TAMARA MENEGHETTI DA CRUZ | 12 | 01/08/2012 | 31/07/2013 |
Fontes Financiadoras
Sigla / Nome | Valor | Administrador |
---|---|---|
CAPES | R$ 0,00 |