Nome do Projeto
Desenvolvimento de Algoritmos e Arquiteturas de Hardware para a Compressão de Vídeo Digital nos Padrões HEVC e 3D-HEVC
Ênfase
PESQUISA
Data inicial - Data final
01/09/2013 - 31/08/2016
Unidade de Origem
Área CNPq
Ciências Exatas e da Terra - Ciência da Computação
Resumo
A crescente demanda por equipamentos que manipulam vídeo digital vem estimulando a comunidade científica e a indústria atualmente. O interesse na captura, processamento e visualização de vídeos digitais, pode ser observado em diversas áreas, como entretenimento, segurança e vigilância, aplicações médicas entre outros. Outro fator que vem impulsionando os esforços em pesquisa e desenvolvimento nesta área foi o desenvolvimento do o sistema brasileiro de TV Digital (SBTVD) (ABNT, 2007). O SBTVD abriu um enorme campo para o desenvolvimento de aplicações voltadas a manipulação de vídeos digitais, seja para projetos em hardware ou software. Além disso, o crescimento significativo no número de dispositivos móveis que manipulam vídeo digital, como smartphones e tablets, também tem despertado o interesse de pesquisadores e empresas da área. Dispositivos móveis necessitam de um projeto com foco em economia de energia, além do elevado desempenho, que é requisito comum a qualquer aplicação que trabalha com vídeo digital, especialmente em alta definição ou 3D. Este projeto propõe o desenvolvimento de novos algoritmos rápidos e arquiteturas de hardware eficientes para a codificação de vídeo digital nos padrões HEVC e 3D-HEVC, unindo as especialidades do coordenador e dos membros da equipe do projeto nesta direção. Este projeto apresenta um forte grau de inovação científica e tecnológica, uma vez que propõe o trabalho de pesquisa para padrões de codificação de vídeo estado-da-arte. O padrão HEVC é o mais novo padrão de compressão de vídeo, atualmente é o codificador de vídeo estado da arte. O padrão 3D-HEVC está em fase de desenvolvimento, e deve se tornar em breve o padrão referência na codificação de vídeos 3D. As próximas gerações de dispositivos com capacidade de manipular vídeo digital devem adotar o padrão HEVC, em substituição ao padrão H.264/AVC, principalmente devido aos ganhos expressivo de compressão em vídeos de alta definição. Já o padrão 3D-HEVC, deve se tornar em breve a maior referência em padrões para a compressão de vídeos 3D. Desta forma, existe um potencial muito grande de exploração do espaço de projeto em soluções de hardware e software para estes dois padrões. A equipe de trabalho deste projeto possui grande experiência na área, o que pode contribuir para o sucesso de sua execução. O interesse da indústria no tema também é um incentivo ao desenvolvimento do projeto.

Objetivo Geral

Este projeto tem como objetivo principal o desenvolvimento de algoritmos e arquiteturas de hardware eficientes para a codificação de vídeo segundo os padrões HEVC e 3D-HEVC.
Espera-se que os resultados da execução deste projeto também possam auxiliar na afirmação do Sistema Brasileiro de TV Digital e na consolidação do Grupo de Arquiteturas e Circuitos Integrados da UFPel como referência no Brasil e no mundo na área de codificação de vídeo. Também é objetivo deste projeto ampliar as relações de colaboração e cooperação com os grupos de pesquisa do Instituto de Computação e Engenharia Elétrica da UFRGS, e com o Instituto Federal de Educação, Ciência e Tecnologia Sul-rio-grandense. Espera-se também fortalecer as relações entre os alunos de graduação e pós-graduação envolvidos no projeto, bem como a relação deles com os professores pesquisadores e colaboradores.

Metas:

Para que os objetivos listados acima possam ser atingidos, um conjunto de metas foi proposto para o projeto. Estas metas estão listadas abaixo.

Meta 1: Estudar as definições dos padrões HEVC e 3D-HEVC e investigar os softwares de referência dos dois padrões.
Meta 2: Gerar dados para validação dos novos algoritmos e arquitetura através de simulações com o software de referência.
Meta 3: Desenvolver novos algoritmos para as diferentes etapas de codificação dos padrões HEVC e 3D-HEVC.
Meta 4: Desenvolver, sintetizar, e prototipar arquiteturas de hardware para os novos algoritmos desenvolvidos.
Meta 5: Publicar os resultados do projeto em revista e eventos nacionais e internacionais.

Equipe do Projeto

NomeCH SemanalData inicialData final
ALEX MACHADO BORGES1201/08/201431/07/2016
BRUNO ZATT401/09/201331/08/2016
DIEISON SOARES SILVEIRA1201/09/201330/07/2016
GABRIEL MACHADO BALOTA801/09/201330/07/2016
GUILHERME RIBEIRO CORRÊA401/07/201529/02/2016
GUSTAVO FREITAS SANCHEZ1201/09/201330/07/2016
HENRIQUE DO AMARILHO MAICH801/09/201330/07/2016
HENRIQUE DO AMARILHO MAICH1201/08/201531/10/2015
HENRIQUE DO AMARILHO MAICH1201/08/201431/07/2015
JONES WILLIAM GÖEBEL1201/08/201531/07/2016
JOSÉ CLAUDIO DE SOUZA JUNIOR801/09/201330/07/2016
JOÃO HENRIQUE PFINGSTAG BARTH1201/08/201431/07/2015
LUAN PIZZAMIGLIO AUDIBERT801/09/201330/07/2016
LUCIANO VOLCAN AGOSTINI201/09/201331/08/2016
MATEUS SANTOS DE MELO1201/08/201431/07/2016
MATEUS TERRIBELE LEME1201/08/201731/07/2018
MATHEUS KONRADT CONCEIÇÃO1201/11/201531/07/2016
MÁRIO ROBERTO DE FREITAS SALDANHA801/09/201330/07/2016
RUHAN AVILA DA CONCEIÇÃO801/09/201330/07/2016

Fontes Financiadoras

Sigla / NomeValorAdministrador
FAPERGS (Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul)R$ 16.456,00

Página gerada em 17/12/2018 03:09:31 (consulta levou 0.090393s)