Nome da Atividade
CONCEPÇÃO E TESTE DE CIRCUITOS INTEGRADOS
CÓDIGO
1118212
Carga Horária
68 horas
Tipo de Atividade
DISCIPLINA
Periodicidade
Semestral
Unidade responsável
CRÉDITOS
4
CARGA HORÁRIA TEÓRICA
4
CARGA HORÁRIA OBRIGATÓRIA
4
FREQUÊNCIA APROVAÇÃO
75%
Ementa
Conceitos e evolução da integração VLSI. Materiais semicondutores: o transistor MOS. Portas lógicas CMOS. Processo de fabricação CMOS básico. Regras de projeto CMOS e edição de leiaute. Modelos do transistor MOS: capacitâncias de gate, canal, difusão; capacitâncias parasitas do layout. Simulação elétrica. Tipos de implementação. Etapas de teste no projeto de Circuitos Integrados. Teste funcional e teste estrutural. Modelo e simulação de falhas. Geração de teste.
Objectives
Objetivo Geral:
Permitir a compreensão das etapas da concepção, do projeto, da fabricação e do teste de circuitos integrados. Compreensão das métricas utilizadas para caracterizar circuitos integrados digitais, considerando seus dispositivos básicos. Análise dos circuitos integrados em relação ao atraso, a potência dissipada e a área.Conteúdo Programático
Fluxo de projeto de circuitos digitais (full-custom, standard-cell, etc);
Métodos para síntese e avaliação de circuitos digitais;
Bibliotecas de células/caracterização dos circuitos;
CMOS, Pseudo-NMOS, DCVSL, PTL, etc.;
Geração de redes de transistores;
Análise comparativa de diferentes famílias lógicas;
Aplicações das diferentes famílias lógicas;
Medidas de atraso e desempenho em circuitos digitais;
Dissipação de potência estática e dinâmica;
Dimensionamento de transistores;
Métodos de estimativa para área, atraso e potência;
Projeto de leiaute de circuitos integrados;
Impacto do leiaute do circuito em termos de área, atraso e potência;
Teste em circuitos integrados.
Métodos para síntese e avaliação de circuitos digitais;
Bibliotecas de células/caracterização dos circuitos;
CMOS, Pseudo-NMOS, DCVSL, PTL, etc.;
Geração de redes de transistores;
Análise comparativa de diferentes famílias lógicas;
Aplicações das diferentes famílias lógicas;
Medidas de atraso e desempenho em circuitos digitais;
Dissipação de potência estática e dinâmica;
Dimensionamento de transistores;
Métodos de estimativa para área, atraso e potência;
Projeto de leiaute de circuitos integrados;
Impacto do leiaute do circuito em termos de área, atraso e potência;
Teste em circuitos integrados.
Bibliografia
Bibliografia Básica:
- Rabaey, J.; Chandrakasan, A.; Nikolic, B. Digital Integrated Circuits: A Design Perspective. 2nd edition. Prentice Hall, 2002.
- Weste, N.; Eshraghian, K. CMOS VLSI Design: A Circuits and Systems Perspective. 3rd edition. Addison-Wesley, 2004.
- Sutherland, I.; Sproull, B.; Harris, D. Logical Effort: Designing Fast CMOS Circuits. Morgan Kaufmann Publishers, 1999.
- Uyemura, John P. CMOS Logic Circuit Design. Kluwer Academic Publishers, February 1999.
- Reis, R. A. L. Concepção de Circuitos Integrados. 2ª edição. Bookman, 2009.
- Bushnell, M. and Agrawal, V. Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits. Kluwer Academic Publishers,
- Lala, P. Digital Circuit Testing and Testability. Academic Press, 1997.
Turmas Ofertadas
Turma | Período | Vagas | Matriculados | Curso / Horários | Professores | ||||||
---|---|---|---|---|---|---|---|---|---|---|---|
1 | 2024 / 2 | 25 | 0 |
Computação (Mestrado acadêmico) Computação (Doutorado) Horários
|
LEOMAR SOARES DA ROSA JUNIOR Professor responsável pela turma |