Nome da Disciplina
FERRAMENTAS DE CAD
CÓDIGO
1110155
Carga Horária
68 horas
Atividade Complementar
Não
Periodicidade
Semestral
Unidade responsável
CRÉDITOS
4
CARGA HORÁRIA TEÓRICA
2
CARGA HORÁRIA PRÁTICA
2
CARGA HORÁRIA OBRIGATÓRIA
4
FREQUÊNCIA APROVAÇÃO
75%

Ementa

Introdução. Conceitos, evolução e tendências dos circuitos integrados. Metodologias de projeto de circuitos integrados. Simuladores e estimadores. Algoritmos para CAD. Automatização do projeto eletrônico. Ferramentas de CAD eletrônico.

Objetivos

Objetivo Geral:

Fornecer ao aluno os conceitos básicos sobre as diversas ferramentas de CAD para o projeto de circuitos integrados, bem como fornecer subsídios para que o aluno possa projetar e desenvolver ferramentas de auxílio ao projeto do hardware digital.

Conteúdo Programático

1. Metodologias de projeto para circuitos integrados e visão geral sobre as diversas ferramentas de CAD.
2. Algoritmos e estruturas de dados
• Revisão sobre a teoria dos grafos e a complexidade de algoritmos.
• Problemas tratáveis e intratáveis.
• Métodos de propósito geral para otimização combinatória.
3. Algoritmos aplicados as diversas etapas do projeto de circuitos integrados.
• Compactação de leiaute.
• Posicionamento e particionamento.
• Foorplaning.
• Roteamento.
• Simulação.
• Síntese lógica e verificação.
• Síntese de alto nível.

Bibliografia

Bibliografia Básica:

  • GEREZ, Sabih H. Algorithms for VLSI Design Automation. Editora Wiley, 1999. 326 p.
  • SHERWANI, Naveed A. Algorithms for Vlsi Physical Design Automation. Editora Springer, 1999. 572 p.
  • LIM, Sung Kyu. Practical Problems in VLSI Physical Design Automation. Editora Springer, 2008. 264 p.

Bibliografia Complementar:

  • KAHNG, Andrew B. VLSI Physical Design: From Graph Partitioning to Timing Closure. Editora Springer, 2011. 310 p.
  • SASAO, Tsutomu. Switching Theory for Logic Synthesis. Editora Springer, 1999. 362 p.
  • HASSOUN, Soha, SASAO, Tsutomu. Logic Synthesis and Verification. Editora Springer, 2002, 454 p.
  • SAPATNEKAR, Sachin. Timing. Editora Springer, 2010, 294 p.
  • SUTHERLAND, Ivan. Logical Effort: Designing Fast CMOS Circuits. Editora Morgan Kaufmann, 1999, 256 p.

Turmas Ofertadas

Turma Período Vagas Matriculados Curso / Horários Professores
M1 2018 / 2 40 30 Ciência da Computação (Bacharelado)
Engenharia de Computação (Bacharelado)
Horários
ManhãTardeNoite
QUA17:10 - 18:00
18:00 - 18:50
QUI17:10 - 18:00
18:00 - 18:50
LEOMAR SOARES DA ROSA JUNIOR
Professor responsável pela turma

Página gerada em 12/12/2018 19:21:57 (consulta levou 0.059621s)