Nome do Projeto
Geração e otimização de circuitos digitais através de técnicas, algoritmos e metodologias automatizadas eficientes
Ênfase
PESQUISA
Data inicial - Data final
11/04/2016 - 10/04/2019
Unidade de Origem
Coordenador Atual
Área CNPq
Ciências Exatas e da Terra - Ciência da Computação
Resumo
Esta proposta tem por foco a otimização de projetos de ASICs digitais em termos de área de silício, desempenho e consumo de energia através do desenvolvimento de técnicas, algoritmos e ferramentas computacionais de auxílio ao projeto de circuitos integrados que priorizem as etapas de geração de redes de transistores e mapeamento tecnológico dentro da metodologia library-free, onde não há uma biblioteca de células pré-definida e pré-caracterizada. Esta abordagem alternativa para a construção automatizada de circuitos digitais visa a concepção de circuito integrados eficientes.

Objetivo Geral

No contexto dos problemas e desafios na área de microeletrônica, esta proposta de trabalho aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free. Neste projeto pretende-se: (i) investigar e desenvolver métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes; (ii) investigar e propor estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas; (iii) e estudar e desenvolver métodos e algoritmos rápidos e eficientes de estimativas para os diversos custos de mapeamento, eliminando a necessidade de realizar custosos processos de caracterização (simulação elétrica) de células lógicas.
Em relação à geração automática e avaliação das células lógicas, tem-se por principal objetivo estudar e propor novos métodos de geração automática de redes de transistores, assim como métodos para estimar características elétricas e físicas das redes geradas.
Em relação à etapa de mapeamento, o objetivo consiste em analisar a possibilidade de adaptar ferramentas de mapeamento tecnológico atuais para incorporar a utilização de custos estimados para grupos de células geradas automaticamente. Dentre as ferramentas possíveis, estão o SIS, o ABC, a ELIS e a VIRMA. Além das adaptações possíveis nas ferramentas e técnicas existentes, pretende-se desenvolver uma nova técnica de mapeamento tecnológico capaz de explorar ao máximo a utilização dos métodos de estimativa investigados e das redes de transistores automaticamente geradas.

Equipe do Projeto

NomeCH SemanalData inicialData final
ALBERTO PORTANTIOLO KLEIN2011/04/201610/04/2019
ALBERTO PORTANTIOLO KLEIN1201/01/201731/07/2017
ALBERTO PORTANTIOLO KLEIN1201/08/201631/12/2016
ANDREI ALI ODES BUBOLZ1201/08/201731/07/2018
DANIEL TEIXEIRA DE SOUZA1201/03/201731/07/2017
FELIPE DE SOUZA MARQUES811/04/201610/04/2019
GUSTAVO GRAÑA GOMES DA SILVA1211/04/201610/04/2019
GUSTAVO HENRIQUE SMANIOTTO2011/04/201610/04/2019
GUSTAVO HENRIQUE SMANIOTTO1201/08/201728/02/2018
GUSTAVO HENRIQUE SMANIOTTO1201/08/201631/07/2017
HEMERTON JOAQUIM BUFFON1201/08/201728/02/2018
JULIO CARLOS BALZANO DE MATTOS211/04/201610/04/2019
LAURA QUEVEDO JURGINA1201/03/201831/07/2018
MAICON SCHNEIDER CARDOSO811/04/201610/04/2019
MATEUS BRUGNAROTO1201/03/201831/07/2018
RAFAEL IANKOWSKI SOARES211/04/201610/04/2019
REGIS ZANANDREA1201/08/201628/02/2017
RENATO SOUZA DE SOUZA1211/04/201610/04/2019
STÈPHANO MACHADO MOREIRA GONÇALVES811/04/201610/04/2019
VINICIUS VALDUGA DE ALMEIDA CAMARGO122/05/201710/04/2019

Página gerada em 14/12/2019 06:09:41 (consulta levou 0.076565s)