Portal InstitucionalUFPEL

No contexto dos problemas e desafios na área de microeletrônica, esta proposta de trabalho aborda a geração automática de células combinacionais para alimentar estratégias de mapeamento library-free. Neste projeto pretende-se: (i) investigar e desenvolver métodos e algoritmos capazes de gerar automaticamente redes de transistores para composição de portas lógicas eficientes; (ii) investigar e propor estratégias e algoritmos de mapeamento tecnológico capazes de fazer uso das redes geradas; (iii) e estudar e desenvolver métodos e algoritmos rápidos e eficientes de estimativas para os diversos custos de mapeamento, eliminando a necessidade de realizar custosos processos de caracterização (simulação elétrica) de células lógicas.
Em relação à geração automática e avaliação das células lógicas, tem-se por principal objetivo estudar e propor novos métodos de geração automática de redes de transistores, assim como métodos para estimar características elétricas e físicas das redes geradas.
Em relação à etapa de mapeamento, o objetivo consiste em analisar a possibilidade de adaptar ferramentas de mapeamento tecnológico atuais para incorporar a utilização de custos estimados para grupos de células geradas automaticamente. Dentre as ferramentas possíveis, estão o SIS, o ABC, a ELIS e a VIRMA. Além das adaptações possíveis nas ferramentas e técnicas existentes, pretende-se desenvolver uma nova técnica de mapeamento tecnológico capaz de explorar ao máximo a utilização dos métodos de estimativa investigados e das redes de transistores automaticamente geradas.