Nome do Projeto
Projeto de Arquiteturas Criptográficas Seguras e Métodos de Avaliação da Segurança a Ataque por Canais Laterais
Ênfase
Pesquisa
Data inicial - Data final
01/10/2020 - 01/10/2023
Unidade de Origem
Coordenador Atual
Área CNPq
Ciências Exatas e da Terra
Resumo
As últimas décadas presenciaram uma necessidade crescente por sistemas computacionais que garantam o sigilo de informações, seja durante o processamento ou armazenamento. Hoje são comuns atividades como compras, transações bancárias, consulta a informações pessoais e reserva de passagens usando a Internet. O uso de redes abertas exige a transmissão protegida de dados confidenciais. O projeto de sistemas integrados em um único chip (em inglês, SoCs) que atendam a restrições de segurança, tais como smart cards, requer protocolos especiais de comunicação e o emprego de criptografia, a ciência que se baseia na aritmética para ocultar informações. Embora a maioria dos algoritmos atuais seja robusta a ataques baseados na matemática da criptografia empregada, uma nova classe de técnicas de criptoanálise pode ser usada contra suas implementações. Estes são os chamados Ataques por Canais Escondidos ou Laterais (do inglês, Side Channel Attacks, ou SCA), que permitem correlacionar informações sigilosas tal como uma chave criptográfica com propriedades físicas tais como tempo de processamento, consumo de potência e radiação eletromagnética de dispositivos eletrônicos. Este projeto visa investigar a segurança de arquiteturas criptográficas em relação à fuga de informações por canais laterais. Com este propósito são destacadas 4 frentes de ação neste projeto: (i) investigação de algoritmos de Inteligência Artificial (IA) para identificação e extração do consumo alvo em traços de consumo de potência; (ii) investigação de arquiteturas de hardware imune a DPA; (iii) Investigação de plataformas de prototipação de sistemas computacionais de baixo custo para medição de consumo de potência e emissão de radiação eletromagnética e (iv) Investigação métodos de ataque a arquiteturas criptográficas protegidas por contramedidas. Como resultados esperados da execução deste projeto, são arquiteturas imunes a DPA, uma plataforma de prototipação de baixo custo e também a avaliação da robustez das arquiteturas analisadas, pretende-se ampliar os laços de cooperação entre a UFPEL e os pesquisadores da PUCRS e IFSUL. Pelo que será exposto no texto, pretende-se demonstrar a relevância da execução deste projeto para o avanço científico e tecnológico nas áreas de concentração do projeto e também para a expansão e qualificação das competências brasileiras em áreas estratégicas, como a Microeletrônica.

Objetivo Geral

O objetivo principal deste projeto é investigar métodos de projeto de arquiteturas criptográficas e avaliar a robustez em relação a SCA segundo métodos encontrados no estado da arte. Espera-se que os resultados demonstrem um surgimento de arquiteturas que garantam segurança e sigilo de dados durante seu processamento. Além disso, espera-se definir um sistema de medição de consumo de potência de baixo custo, além de métodos de identificação de padrões inteligentes que reconheçam padrões de consumo de potência. Também é objetivo deste projeto ampliar as relações de colaboração e cooperação com pesquisadores da PUCRS e do IFSUL.

Justificativa

A criptografia tornou-se um componente essencial à segurança de sistemas de comunicação. Durante anos, o uso da criptografia foi reservado quase que exclusivamente a aplicações militares. Nos últimos anos, a criptografia passou a ser aplicada em vários setores tais como sistemas bancários, sistemas corporativos públicos e privados e comércio eletrônico, além de inúmeras aplicações embarcadas. Atualmente, seria impossível imaginar a utilização de serviços bancários sem o uso de criptografia, ou mesmo a troca de informações confidenciais através da Internet. Todas estas aplicações exigem o uso de sistemas criptográficos. Assim, necessita-se da utilização de um conjunto de métodos que permitam efetuar a troca de informações sem revelar seu conteúdo. Como exemplo é possível citar a assinatura eletrônica e a criptografia.

Motivado pelo crescente interesse acadêmico e industrial, no passado recente, o coordenador desta proposta começou a investigar soluções e a desenvolver arquiteturas criptográficas imunes a ataques por canais laterais (SCAs) de modo a evitar a fuga de informações sigilosas, culminando no desenvolvimento de sua tese de doutorado [SOA10a]. Deste esforço de investigação foram geradas diversas publicações relevantes, conforme pode ser observado através do currículo Lattes do coordenador. Atualmente, o foco de investigação do coordenador está distribuído em 4 linhas de ação: (i) investigação de algoritmos de aprendizado de máquina para identificar vulnerabilidades nos traços de consumo de energia de arquiteturas mesmo com contramedidas; (ii) investigação de plataformas de baixo custo para medição de consumo de potência; (iii) Investigação de arquiteturas de hardware imune a DPA e (iv) Investigação métodos de ataque a arquiteturas criptográficas protegidas por contramedidas. Também é importante destacar que este projeto tem produzido publicações em eventos e revistas qualificadas como podem ser encontradas no Lattes do coordenador.

Este projeto propõe uma nova etapa no desenvolvimento das arquiteturas criptográficas robustas a ataques SCAs visando avaliá-las com maior rigor, unindo as especialidades do coordenador e dos membros da equipe do projeto na direção do desenvolvimento de arquiteturas criptográficas como maior segurança a menores custos de desempenho, área, consumo de potência. Este novo foco de investigações está em fase inicial de desenvolvimento e será fortemente alavancado com a aprovação deste projeto. Nesta etapa, o projeto conta com a colaboração dos profs Leomar Soares da Rosa Junior e Felipe de Souza Marques que pesquisam sobre síntese lógica aplicada ao fluxo de projeto VLSI e pertencem ao mesmo grupo de pesquisa na UFPEL do proponente deste projeto. Este esforço de investigação e desenvolvimento será realizado em parceria com pesquisadores de dois centros de pesquisa: Pontifícia Universidade Católica do Rio Grande do Sul e o Instituto Federal Sul Riograndense. Este suporte de pesquisadores qualificados de outras instituições fortalece esta proposta e é um importante indicador de que os resultados esperados serão concretizados. A cooperação com o prof. Ney Laert Vilar Calazans da PUCRS na investigação da área de segurança em sistemas embarcados vem de longa data, passando pelo doutorado do coordenador desta proposta (orientado pelo prof. Ney Calazans) e pelo desenvolvimento de alguns projetos em conjunto. Da mesma forma, a cooperação com os profs. Adão de Souza Júnior e Júlio Carlos Balzano de Mattos é mais recente, sendo dado a partir da entrada do coordenador no Programa de Pós-graduação desta universidade permitindo a orientação e formação de seu primeiro aluno de mestrado, o também professor Luciano Loder que colabora ao projeto. Todos estes últimos membros listados prestarão colaboração principalmente nos aspectos de processamento de sinais digitais (DSP). Pelo exposto até aqui, é possível perceber que o coordenador do projeto, juntamente com a sua equipe, tem competência técnica para desenvolver as atividades propostas e atingir os resultados esperados pelo projeto. Assim, justifica-se a proposição deste projeto, tanto do ponto de vista científico e tecnológico, em função das inovações geradas pela execução do projeto, quanto do ponto de vista estratégico, em função da expansão e consolidação das competências nacionais, através do financiamento de projeto coordenado por um jovem doutor inserido em um grupo de pesquisa não consolidado que está constituído fora dos grandes centros de pesquisa.

Metodologia

Para a execução do projeto aqui proposto, são definidas diferentes frentes de trabalho que podem ser executadas independentemente. Cada uma das frentes será executada de acordo com a mão-de-obra disponível para o andamento do projeto. Inicialmente será investigado o estado da arte e trabalhos relacionados em cada frente de trabalho. Neste sentido serão investigados métodos de processamento de sinais para avaliar a fuga de informações em arquiteturas criptográficas através da consulta a artigos de periódicos e/ou de anais de eventos especializados na área. Já nas outras frentes serão investigadas soluções para reduzir vulnerabilidades de sistemas criptográficos em níveis arquiteturais e em níveis lógicos. Além disso, a investigação por plataformas de baixo custo que permitam a medição do consumo de potência e também a emissão de ondas eletromagnéticas fará parte deste trabalho.

A próxima etapa será dominar métodos propostos no estado da arte e desenvolvê-los a fim de avaliar a robustez de arquiteturas criptográficas com relação a outras possíveis vulnerabilidades. Os novos métodos devem ser validados através de testbenches. A seguir, diferentes técnicas de processamento de sinais devem ser aplicadas aos traços de consumo ou emissão eletromagnética a fim de evidenciar a fuga de informações. Para isso será inicialmente usado o conjunto de traços de consumo de potência e radiação eletromagnética medidos e coletados em experimentos realizados no laboratório na Université Montpellier 2 durante a avaliação da tese do proponente. Para isso, será necessário o uso de um computador com boa capacidade de processamento, com um disco rígido de alta capacidade de armazenamento, visto ao volume de dados gerados durante as análises. Em cada análise diferencial (DPA e DEMA) realizada foram coletados 100.000 traços de consumo de potência e/ou de radiação eletromagnética, totalizando um volume de aproximadamente 100GB para cada análise. O tempo de processamento pode chegar a 20 dias dependendo do número de amostras usadas durante as análises. O software de análise deverá ser desenvolvido no ambiente MATLAB visto seus recursos para tratamento de sinais e aplicações científicas. A plataforma de prototipação será desenvolvida paralelamente as demais atividades. Espera-se inicialmente o uso de um sistema microcontrolado usando um processador ARM Cortex de baixo custo ou outro processador equivalente. Neste contexto é importante disponibilizar uma plataforma de prototipação de sistemas criptográficos onde os mesmos devem ser implementados em software em linguagem que tenha compiladores disponíveis, como, por exemplo, a linguagem C/C++. Esta plataforma permitirá a geração de novos conjunto de dados para futuras análises DPA/DEMA. Os resultados obtidos serão comparados com os resultados obtidos pelas análises DPA e DEMA realizadas durante a tese do proponente. Os resultados obtidos podem apontar vulnerabilidades das arquiteturas em teste e podem ser corrigidas a fim de torná-las ainda mais seguras.

Em outra frente de trabalho está prevista a investigação de soluções em hardware para obter imunidade a ataques DPA e DEMA. Neste sentido está prevista a revisão de soluções que usem a estratégia de inserção de ruído e aleatoriedade ao processamento de modo a ocultar a fuga de informações vazadas. Neste mesmo sentido está previsto a investigação de soluções em nível de portas lógicas visando, da mesma forma, ocultar este vazamento de informações. As soluções arquiteturas estão prevista serem desenvolvidas e prototipadas em dispositivos FPGA. Para isso as ferramentas usadas serão as ferramentas disponíveis no ambiente Quartus II da Altera. Já a segunda estratégia de pesquisa deve ser realizada em nível de simulações, não sendo previsto o desenvolvimento de um circuito integrado neste instante para a avaliação de sua robustez. A princípio, todo o trabalho será desenvolvido na estação de trabalho já disponível para este projeto. Espera-se que novas fontes de recursos a partir dos órgãos de fomento tais como FAPERGS e CNPQ. As principais forças de trabalho envolvidas no desenvolvimento do projeto serão o coordenador inicialmente e possíveis bolsistas BIC e/ou voluntários interessados em trabalhar no projeto. A principal ferramenta de software para o desenvolvimento deste trabalho será o MATLAB que terá sua licença adquirida conforme o orçamento.

As publicações serão construídas em computadores pessoais dos integrantes deste projeto. Os recursos para o pagamento das inscrições nos eventos e garantir as publicações devem ser obtidos através dos órgãos financiadores e possivelmente através de apoio da UFPEL via Programa de Pós-Graduação. Estes recursos são importantes e por isso foram priorizados pois, nas publicações recentes do coordenador desta proposta, tem sido um enorme desafio encontrar recursos para o pagamento de inscrições em eventos. Os eventos para os quais estão planejadas submissões de artigos com os resultados da execução deste projeto são: (SBCCI) - Symposium on Integrated Circuits and Systems Design, (IEEE ISCAS) – IEEE International Symposium on Circuits and Systems e (DATE) – Design, Automation & Test in Europe e (CHES) – Workshop on Cryptographic Hardware and Embedded Systems. O autor desta proposta tem publicado alguns artigos nestes eventos nos últimos anos e, por serem fóruns extremamente qualificados e com temática muito relacionada com os objetivos deste projeto, acredita-se que são adequados para melhor divulgar os resultados obtidos.

Indicadores, Metas e Resultados

Meta 1: Desenvolver métodos de processamento de sinais para potencializar as
análises DPA/DEMA segundo o estado da arte.
Atividade 1.1 - Dominar novos métodos de análises SCAs;
Atividade 1.2 - Implementar métodos em MATLAB;
Atividade 1.3 - Validar métodos com sinais gerados por funções matemáticas;
Atividade 1.4 - Aplicar novas análises aos traços coletados;
Atividade 1.5 - Comparar os resultados obtidos.



Meta 2: Desenvolver uma plataforma microprocessada para prototipação e medição
de consumo de potência e emissão eletromagnética.
Atividade 2.1 - Revisar o projeto de plataformas comerciais existentes.
Atividade 2.2 - Investigar possíveis microcontroladores baixo custo com compiladores
C/C++ disponíveis.
Atividade 2.3 - Definir um projeto elétrico para uma placa de circuito impresso com os
requisitos necessários para a medição do consumo de potência.
Atividade 2.4 - Realizar um estudo de caso com a prototipação do algoritmo de
criptografia DES e avaliar a qualidade do sinal de consumo de potência
medido.


Meta 3: Desenvolver soluções em hardware nos níveis arquiteturais e lógico para
reduzir o vazamento de informações.
Atividade 2.1 - Revisar o estado da arte de propostas de contramedidas em hardware.
Atividade 2.2 - Projetar e implementar um método arquitetural.
Atividade 2.3 - Projetar e implementar um método em nível lógico.
Atividade 2.4 - Validar os métodos de hardware propostos.
Atividade 2.5 - Aplicar análises DPA/DEMA para avaliar a robustez dos métodos.


Meta 4: Publicar os resultados do projeto em revista e eventos nacionais e
internacionais.
Atividade 4.1 - Escrita de artigos para eventos nacionais ou internacionais.
Atividade 4.2 - Escrita de artigo para revista.

Equipe do Projeto

NomeCH SemanalData inicialData final
FABRÍCIO POLETTO TEIXEIRA
FELIPE DE SOUZA MARQUES2
JULIO CARLOS BALZANO DE MATTOS2
LEOMAR SOARES DA ROSA JUNIOR2
MARILTON SANCHOTENE DE AGUIAR1
MICHEL PINHEIRO MADRUGA
RAFAEL IANKOWSKI SOARES10
RODRIGO NUEVO LELLIS
RÓGER DILLI AFONSO
VINICIUS RENATO ROCHA GERALDO
VINICIUS VALDUGA DE ALMEIDA CAMARGO2
VITOR GONÇALVES DE LIMA

Página gerada em 24/10/2021 17:57:38 (consulta levou 0.126998s)